[01037422]超深亚微米及超高速互连驱动布局布线技术研究

目前，集成电路技术已进入超深亚微米阶段，以互连为中心、考虑互连线效应，以时序和功耗等芯片性能为主要驱动的新一代设计方法成为当前国际上的研究热点。该项目针对互连线的时延和串扰建模、互连驱动的布线技术等重点、难点问题展开深入研究，取得了多项兼具先进性和实用性的科研成果：一、提出了多种精度和效率兼顾的互连时延模型：基于Chebyshev-PADE逼近和改进NILT模型、利用系数匹配法的二极点模型、基于正交表和线性预处理的神经网络宏模型，有效解决了超深亚微米条件下的互连时精确建模及快速仿真问题，较好地满足超深亚微米布线设计要求。二、提出了基于分布RLC参数模型的快速互连串扰估算算法、基于数值拉普拉斯反变换(NILT)和电报方程时—空离散分析法的传输线瞬态分析算法等多种高效实用的互连线网特性分析方法，在提高分析精度的同时，避免了大量的繁复数值计算，从而保证了超深亚微米互连线网特性分析准确高效。三、提出了一种超大规模芯片版图快速模拟算法，实现了大规模P/G电阻网络的快速计算。该算法的时间复杂度及空间复杂度均大大优于其它算法。并且研制了软件，通过对实际工业例子进行测试，达到了满意的效果。四、实现了互连驱动的CMOS-IC库单元版图自动布线系统。该软件可利用其特有的时延验证功能进行快速有效的关键路径时延验证。而且该系统还采用多项新技术，使芯片中互连线信号串扰大大减少，并提高了布线速度、布线资源利用率、布通率。应用该项目研发的技术及工具可有效地提高超深亚微米及超高速ASIC设计的一次设计成功率，降低设计成本，大大增强产品在市场上的竞争力。目前通过合作，上述的两项软件成果已在国外大型芯片公司获得应用，软件性能、品质受到了用户的充分肯定。该项目的顺利完成不仅为国内超深亚微米及超高速ASIC设计提供了先进实用的EDA工具，而且随着研究成果应用推广，也为国内集成电路设计企业带来技术上的提升，进一步推动国内集成电路产业的发展。作为国家政策优先支持领域的课题，该项目具有良好的社会效益和经济效益。