[01466417]交流等离子体显示器电路系统研制

主要创新点：1、 用通用芯片代替了专用芯片；2、 在存贮电路模块，提出了交叉处理和自适应最大相关性数字插值的技术，能较好地解决动态图像的边缘锯齿化现象；3、 在驱动电路部分，为降低功率，提出了效率高于50%的能量恢复电路。有关技术指标：我们自行设计的整机电路系统驱动日本富士通公司的型号为同MO8520704的全色PDP屏，实测数据如下：1、亮场亮度为305cd/m2 ，2、暗场亮度为 0.9 cd/m2，3、对比度为 333 ，4、灰度等级256级。为了不重走彩电发展的老路，我国对PDP技术的发展十分重视，国家科技部在“国家高新技术研究与发展专题研究”中，将PDP列为新材料技术领域中的七项重大项目之一，并于1999年起将PDP列为全国51个重中之重项目。国家863计划也将PDP列入信息技术领域2001年至2005年前沿技术（关键技术）建设项目。国内有关企业与国外企业相联合，也已开始PDP的开发与生产。为了尽快能真正形成具有我国自主知识产权的良好局面，宁波市科技局审核下达了计划编号为01J20202-2的宁波市科技计划项目《等离子体显示器电路系统研制》。旨在通过对国外的PDP样机进行解剖，了解并掌握PDP的电路系统的驱动原理和驱动技术，并研制出自己的驱动电路。该项目于2001年6月立项，但由于当时项目负责人和项目组主要成员均未在浙江万里学院，所以实质性的工作开展始于2002年12月。（1）样机的选型。该课题组经过详细的市场调查，决定选用当时生产PDP能力较强的公司－－日本富士通公司的比较典型且性能参数均较稳定的42英寸480*852的全色PDP做为该课题组的实验用屏。（2）PDP的电路组成-----对样机进行物理和技术上的解剖。出于商业保密的原因，富士通公司不可能公开详细的技术资料，甚至样机的多种芯片型号我们均无法得知。为此我们通过长期的艰苦的实际测试，掌握了全部数百个关键节点的信号。通过分析，整个电路由X电极、Y电极、A电极三块高压驱动电路和存储控制电路、电源及保护电路、信号接口电路等部分组成。为了集中主要精力研究关键技术,其中电源电路、信号接口电路未作我们的主要研究内容,而是将研究重点主要放在三块高压驱动电路和存储控制电路之上。接口电路：主要用来提供对各种信号源的界面。它将所有的外界信号源转换成统一的适合于PDP的数字信号供后续的电路使用。来自接口电路的信号还包括：行同步信号、场同步信号、行消隐信号、时钟信号、RGB三基色图像数据信号等。我们所用的PDP屏的场频为60hz，行周期为30.96μs，时钟频率为30Mhz，在每行消隐信号的高电平期间，第一个时钟信号的下降沿对应着每一行的第一个图像数据。存贮控制电路：产生三块高压驱动电路的所有必须的控制信号、将来自接口电路的图像数据整合成合适的格式送往屏体显示图像。该电路是全部PDP电路部分的核心，它产生数百路地址、数据、控制等信号，各信号间有严密的时序关系，时间误差必需控制在亚纳秒范围之内，任何差错都有可能造成整个系统无法正常工作。高压驱动电路：对于我们研究的AC-PDP来说，高压驱动电路包括X电极、Y电极、A电极三大部分，三者协调工作，用以产生PDP像素单元点亮所必需的高压脉冲，以及屏幕的刷新。三电极信号均包括三个明显的工作阶段，即：初始化期、寻址期、维持期。初始化期的脉冲信号用以调整PDP屏体的物理状态，包括清除前一屏的图像，为当前屏图像数据的接收作准备；寻址期用以将图像数据按一定次序送往屏体；维持期，产生维持脉冲，点亮图像，该时期是图像点亮的实际时间，也是整个电路功耗的集中时间。调整维持脉冲的个数，可以调整图像亮度。这里的高压驱动电路是PDP不同于LCD的重要之处，也是PDP的难点之一。因电路工作在高压高速状态，驱动器件会产生大量的热能，所以电路的散热及安全十分重要。（3）自行设计基于通用芯片的PDP的整机电路系统。根据原屏的系统结构及各端信号波形，我们设计了整个驱动电路，包括A电极，X电极，Y电极三部分，而且均按多层电路设计和实现。X电极驱动电路设计：根据X电极的驱动波形，整个工作阶段可分为初始化期、寻址期、维持期三个期间。初始化期需要产生高达350V的清除脉冲；寻址期要产生0V和55V的X奇、X偶扫描脉冲；维持期产生180V的维持脉冲。三个阶段三个工作电压，因此需要不同的电路配合复杂的控制信号加以实现，分别配合对应的奇偶行的Y电极进行工作。考虑到X电极的波形特点，这里未用驱动芯片驱动，而是直接采用开关电路构成。Y电极驱动电路设计：Y电极驱动波形，是由多种电压构成的。通常对Y电极的高压驱动芯片提供固定的电源电压和地较难完全形成所有波形。而且，在显示时（维持期），全屏所需的功耗也很大，这时，对应于电压差为170V的高压芯片的负担较重，可靠性也会成为问题。因此，我们在设计中采用了浮地技术，较好地解决了这个问题。A电极驱动电路设计：A电极作为寻址电极，其主要功能就是配合Y电极寻址脉冲在寻址期将所要显示的数据送到相应的像素单元上。因它工作时的电压并不很高(60V)，这部分电路实现了全集成，只需将数据送入高压驱动芯片，并给出适当的控制波形即可实现相应要求。X、Y电极能量恢复电路设计：X、Y电极电路中还有能量恢复装置，该电路工作于维持期。使用该电路装置，是由于在维持期对屏体中的放电单元不断进行充、放电，一次充、放电的能量为0.5CU(C为放电单元电容值，U为充电电压)。由于所研制的屏的分辨率为852×480，且每个象素点由红、绿、兰三个放电单元组成，所以，共有852×480×3=1226880个放电单元，这使得维持期如果不采用能量恢复技术，将会使功耗极大(数千瓦)而难以实用。能量恢复的设计思想是，在需要将X、Y电极电压降为零伏时，并不将X、Y电极直接与地相接。而是在X、Y电极接地之前将它通过MOS管与一个电感(L)电容(C)串连网络相接。这样就使X、Y电极的电荷通过电感充入储能电容C，而在下一次要求X、Y电极电压上升到+170V之前，使该网络再次与屏体的X、Y电极接通，从而在C上的电荷通过电感回充到X、Y电极上，这样就减少了X、Y电极对电源的能量要求，从而也降低了PDP的功耗。在借鉴国外的能量恢复技术的基础上，我们提出了具有更高效率的能量恢复电路，并申请了专利（正在受理中）。存贮控制电路：整个系统的心脏，它产生三个电极所需要的所有控制脉冲，接收来自接口电路的图像数据信号并进行格式变换，整理成正确的数据格式，并通过驱动电路送往屏体。产生丰富多彩的图像的各电极驱动电路的调试是与存贮控制电路的设计与调试交叉进行的。以上电路模块中，存贮控制电路我们采用了功能强大的FPGA/CPLD芯片，驱动电路则主要是用高压开关电路实现。