X为了获得更好的用户体验,请使用火狐、谷歌、360浏览器极速模式或IE8及以上版本的浏览器
帮助中心 | 关于我们
欢迎来到辽阳市科技创新服务平台,请 登录 | 注册
尊敬的 , 欢迎光临!  [会员中心]  [退出登录]
当前位置: 首页 >  科技成果  > 详细页

[00256291]嵌入式存储器的测试结构及方法

交易价格: 面议

所属行业: 其他环保和资源

类型: 发明专利

技术成熟度: 正在研发

专利所属地:中国

专利号:CN103617810A

交易方式: 技术转让 技术转让 技术入股

联系人: 科小易

进入空间

所在地:福建厦门市

服务承诺
产权明晰
资料保密
对所交付的所有资料进行保密
如实描述
|
收藏
|

技术详细介绍

本发明公开了一种内嵌于SoC芯片中的嵌入式存储器的测试结构,其包括存储器内建自测试模块、系统总线和存储器内建自测试控制器。其中,存储器内建自测试模块集成了各种SRAM的测试算法,作为系统总线的主单元;存储器内建自测试控制器和SoC芯片中的SRAM阵列作为系统总线的从单元;存储器内建自测试控制器包括比较器阵列、与门、结果寄存器、第一多路选择器和第二多路选择器。本发明还提供了一种嵌入式存储器的测试方法,用于本发明的嵌入式存储器的测试结构。本发明实现了基于系统总线对SRAM阵列的并行的内建自测试,由此解决了现有技术中嵌入式存储器测试时间过长的问题,并能够极大地提高集成电路芯片测试效率。
本发明公开了一种内嵌于SoC芯片中的嵌入式存储器的测试结构,其包括存储器内建自测试模块、系统总线和存储器内建自测试控制器。其中,存储器内建自测试模块集成了各种SRAM的测试算法,作为系统总线的主单元;存储器内建自测试控制器和SoC芯片中的SRAM阵列作为系统总线的从单元;存储器内建自测试控制器包括比较器阵列、与门、结果寄存器、第一多路选择器和第二多路选择器。本发明还提供了一种嵌入式存储器的测试方法,用于本发明的嵌入式存储器的测试结构。本发明实现了基于系统总线对SRAM阵列的并行的内建自测试,由此解决了现有技术中嵌入式存储器测试时间过长的问题,并能够极大地提高集成电路芯片测试效率。

推荐服务:

主办单位:辽阳市科学技术局

技术支持单位:科易网

辽ICP备16017206号-1

辽公网安备 21100302203138号

关于我们

平台简介

联系我们

客服咨询

400-649-1633

工作日:08:30-21:00

节假日:08:30-12:00

13:30-17:30