技术详细介绍
本发明涉及集成电路设计领域，公开了一种掐头去尾移位补值电路，适用于大数平方运算。
该集成电发明电路结构包括：2m+1位寄存器、m+1位二选一数据选择器、m位三选一数据选择器、m位one？hot循环计数器；其中，寄存器中m+1个奇数位的输入来自m+1位二选一数据选择器的输出，m个偶数位的输入来自m位三选一数据选择器的输出。二选一数据选择器的控制信号及三选一数据选择器的第一位控制信号为SE，控制数据的并行、串行输入方式，one？hot循环计数器的m位输出作为三选一数据选择器的第二位控制信号，控制数据在寄存器偶数位的逐次插入。本发明集成电可以逐步对2m+1位数据去头去尾左移后在低位重新存入数据，从而减少平方的运行时间。
该集成电发明电路结构包括：2m+1位寄存器、m+1位二选一数据选择器、m位三选一数据选择器、m位one？hot循环计数器；其中，寄存器中m+1个奇数位的输入来自m+1位二选一数据选择器的输出，m个偶数位的输入来自m位三选一数据选择器的输出。二选一数据选择器的控制信号及三选一数据选择器的第一位控制信号为SE，控制数据的并行、串行输入方式，one？hot循环计数器的m位输出作为三选一数据选择器的第二位控制信号，控制数据在寄存器偶数位的逐次插入。本发明集成电可以逐步对2m+1位数据去头去尾左移后在低位重新存入数据，从而减少平方的运行时间。