技术详细介绍
本发明公开一种III‑V族环栅场效应晶体管及其制备方法，由单晶衬底、隔离层、键合金属层、第一栅金属层、第一栅介质层、第一界面控制层、III‑V族半导体沟道层、第二界面控制层、III‑V族半导体源漏层、界面控制层侧墙、第二栅介质层、第二栅金属层和源漏金属层组成。
采用III‑V族半导体材料作为沟道材料，用埋沟道结构加入界面控制层可以有效减少沟道散射，提高沟道载流子迁移率高。
采用环栅结构可以有效提高MOSFET器件的栅控能力和电流驱动能力，能够有效抑制器件的短沟道效应和DIBL效应。
环栅场效应晶体管可以集成在硅衬底上，可以与其它硅基CMOS集成器件实现单片集成。
提供的III‑V族环栅场效应晶体管能够满足III‑V族CMOS在数字电路中的应用。